प्रश्न 1. चालन बैंड (conduction band) और संयोजकता बैंड (valence band) के बीच का वर्जित ऊर्जा अंतराल (forbidden energy gap, E_g) निम्नलिखित में से किसमें अधिकतम होता है?
Q1. The forbidden energy bandgap (E_g) between the valence band and the conduction band is maximum in:
सही उत्तर: C) विद्युतरोधियों / कुचालकों (Insulators) में
Correct Answer: C) Insulators
स्पष्टीकरण: बैंड सिद्धांत (Band Theory) के अनुसार:
– **धातुओं** में चालन और संयोजकता बैंड अतिव्यापित (overlap) होते हैं (E_g = 0)।
– **अर्धचालकों** में यह अंतराल बहुत कम होता है (E_g < 3 eV, जैसे सिलिकॉन में 1.1 eV)।
– **कुचालकों (विद्युतरोधियों)** में यह अंतराल बहुत अधिक होता है (E_g > 3 eV, आमतौर पर हीरक/diamond में 5.4 eV), जिससे सामान्य परिस्थितियों में इलेक्ट्रॉन संयोजकता बैंड से चालन बैंड में नहीं जा पाते।
– **धातुओं** में चालन और संयोजकता बैंड अतिव्यापित (overlap) होते हैं (E_g = 0)।
– **अर्धचालकों** में यह अंतराल बहुत कम होता है (E_g < 3 eV, जैसे सिलिकॉन में 1.1 eV)।
– **कुचालकों (विद्युतरोधियों)** में यह अंतराल बहुत अधिक होता है (E_g > 3 eV, आमतौर पर हीरक/diamond में 5.4 eV), जिससे सामान्य परिस्थितियों में इलेक्ट्रॉन संयोजकता बैंड से चालन बैंड में नहीं जा पाते।
Explanation: According to band theory:
– In **metals**, conduction and valence bands overlap (E_g ≈ 0).
– In **semiconductors**, the bandgap is small (E_g < 3 eV).
– In **insulators**, the forbidden energy gap is very large (E_g > 3 eV, for diamond it is 5.4 eV), preventing electrons from crossing over to the conduction band under normal conditions.
– In **metals**, conduction and valence bands overlap (E_g ≈ 0).
– In **semiconductors**, the bandgap is small (E_g < 3 eV).
– In **insulators**, the forbidden energy gap is very large (E_g > 3 eV, for diamond it is 5.4 eV), preventing electrons from crossing over to the conduction band under normal conditions.
प्रश्न 2. जब एक शुद्ध अर्धचालक (जैसे जर्मेनियम) में पंचसंयोजी अपद्रव्य (pentavalent impurity – जैसे आर्सेनिक या फॉस्फोरस) मिलाया जाता है, तो किस प्रकार का अर्धचालक प्राप्त होता है और उसमें बहुसंख्यक आवेश वाहक (majority charge carriers) क्या होते हैं?
Q2. When an intrinsic semiconductor is doped with a pentavalent impurity (like Arsenic or Phosphorus), the type of semiconductor formed and its majority charge carriers are respectively:
सही उत्तर: B) n-प्रकार, इलेक्ट्रॉन (electrons)
Correct Answer: B) n-type, electrons
स्पष्टीकरण: पंचसंयोजी अपद्रव्य (दाता/donor अशुद्धि) के पास 5 संयोजी इलेक्ट्रॉन होते हैं।
– इसके 4 इलेक्ट्रॉन जर्मेनियम के 4 परमाणुओं के साथ सहसंयोजक बंध बना लेते हैं, और 5वाँ इलेक्ट्रॉन मुक्त अवस्था में चालन बैंड में चला जाता है।
– चूंकि अशुद्धि परमाणु अतिरिक्त इलेक्ट्रॉन प्रदान करता है, इसलिए यह **n-प्रकार (negative-type)** अर्धचालक बनता है जिसमें **इलेक्ट्रॉन बहुसंख्यक वाहक** तथा कोटर (holes) अल्पसंख्यक वाहक होते हैं।
– इसके 4 इलेक्ट्रॉन जर्मेनियम के 4 परमाणुओं के साथ सहसंयोजक बंध बना लेते हैं, और 5वाँ इलेक्ट्रॉन मुक्त अवस्था में चालन बैंड में चला जाता है।
– चूंकि अशुद्धि परमाणु अतिरिक्त इलेक्ट्रॉन प्रदान करता है, इसलिए यह **n-प्रकार (negative-type)** अर्धचालक बनता है जिसमें **इलेक्ट्रॉन बहुसंख्यक वाहक** तथा कोटर (holes) अल्पसंख्यक वाहक होते हैं।
Explanation: Pentavalent impurity atoms (like As, P) have 5 valence electrons.
– Four of these form covalent bonds with surrounding semiconductor atoms, leaving one electron free to conduct.
– This donor doping creates an **n-type (negative-type)** semiconductor where **electrons are the majority carriers** and holes are the minority carriers.
– Four of these form covalent bonds with surrounding semiconductor atoms, leaving one electron free to conduct.
– This donor doping creates an **n-type (negative-type)** semiconductor where **electrons are the majority carriers** and holes are the minority carriers.
प्रश्न 3. तापीय साम्यावस्था (thermal equilibrium) में किसी अर्धचालक के लिए इलेक्ट्रॉन सांद्रता (n_e), कोटर सांद्रता (n_h) और नैज आवेश सांद्रता (n_i) के बीच सही संबंध क्या है?
Q3. In thermal equilibrium, the relation between electron concentration (n_e), hole concentration (n_h) and intrinsic carrier concentration (n_i) of a semiconductor is:
सही उत्तर: B) n_e · n_h = n_i²
Correct Answer: B) n_e · n_h = n_i²
स्पष्टीकरण: द्रव्य अनुपाती क्रिया के नियम (Law of Mass Action) के अनुसार, किसी बाह्य अर्धचालक (extrinsic semiconductor) में अपमिश्रण (doping) करने पर बहुसंख्यक वाहकों की सांद्रता बढ़ती है और अल्पसंख्यक वाहकों की सांद्रता घटती है, लेकिन दोनों का गुणनफल हमेशा स्थिर ताप पर नैज सांद्रता के वर्ग के बराबर रहता है:
n_e · n_h = n_i²।
n_e · n_h = n_i²।
Explanation: According to the Law of Mass Action, the product of free electron and hole concentrations in a semiconductor under thermal equilibrium is a constant, independent of individual doping levels, and is equal to the square of intrinsic carrier concentration:
n_e · n_h = n_i².
n_e · n_h = n_i².
प्रश्न 4. शुद्ध सिलिकॉन में निम्नलिखित में से किस अपद्रव्य (impurity) को मिलाने पर p-प्रकार (p-type) का अर्धचालक प्राप्त होगा?
Q4. Which of the following dopants should be added to pure Silicon to obtain a p-type semiconductor?
सही उत्तर: C) इंडियम (Indium)
Correct Answer: C) Indium
स्पष्टीकरण: p-प्रकार (positive-type) का अर्धचालक प्राप्त करने के लिए सिलिकॉन में त्रिसंयोजी (trivalent / acceptor) अशुद्धि मिलाई जाती है।
– दिए गए विकल्पों में: फॉस्फोरस, आर्सेनिक और एंटीमनी पंचसंयोजी (pentavalent) हैं।
– केवल **इंडियम (In)** (तथा बोरॉन, एल्यूमीनियम, गैलियम) त्रिसंयोजी तत्व हैं। अतः इंडियम मिलाने पर p-प्रकार का अर्धचालक प्राप्त होगा।
– दिए गए विकल्पों में: फॉस्फोरस, आर्सेनिक और एंटीमनी पंचसंयोजी (pentavalent) हैं।
– केवल **इंडियम (In)** (तथा बोरॉन, एल्यूमीनियम, गैलियम) त्रिसंयोजी तत्व हैं। अतः इंडियम मिलाने पर p-प्रकार का अर्धचालक प्राप्त होगा।
Explanation: To obtain a p-type semiconductor, intrinsic silicon must be doped with a trivalent (acceptor) impurity.
– Among the options, Phosphorus, Arsenic, and Antimony are pentavalent elements.
– Only **Indium (In)** is a trivalent element, which creates a vacancy or hole when substituted in the Silicon lattice.
– Among the options, Phosphorus, Arsenic, and Antimony are pentavalent elements.
– Only **Indium (In)** is a trivalent element, which creates a vacancy or hole when substituted in the Silicon lattice.
प्रश्न 5. एक p-n संधि (p-n junction) के गठन के समय संधि के निकट **अवक्षय परत (depletion layer)** का निर्माण किसके कारण होता है?
Q5. During the formation of a p-n junction, the **depletion layer** near the junction is created due to the:
सही उत्तर: C) विसरण और अपवाह दोनों के कारण
Correct Answer: C) Both diffusion and drift of charge carriers
स्पष्टीकरण: p-n संधि के गठन के समय:
– सांद्रता प्रवणता के कारण p-क्षेत्र से कोटर n-क्षेत्र की ओर और n-क्षेत्र से इलेक्ट्रॉन p-क्षेत्र की ओर विसरित (**diffusion**) होते हैं।
– इसके कारण संधि के दोनों तरफ अचल आयनों की एक परत बन जाती है जो आंतरिक विद्युत क्षेत्र (प्राचीर विभव) उत्पन्न करती है।
– इस विद्युत क्षेत्र के प्रभाव में अल्पसंख्यक वाहकों का गति करना अपवाह (**drift**) कहलाता है।
– साम्यावस्था में विसरण धारा और अपवाह धारा का मान परिमाण में बराबर और विपरीत हो जाता है, जिससे स्थिर **अवक्षय परत** का निर्माण होता है।
– सांद्रता प्रवणता के कारण p-क्षेत्र से कोटर n-क्षेत्र की ओर और n-क्षेत्र से इलेक्ट्रॉन p-क्षेत्र की ओर विसरित (**diffusion**) होते हैं।
– इसके कारण संधि के दोनों तरफ अचल आयनों की एक परत बन जाती है जो आंतरिक विद्युत क्षेत्र (प्राचीर विभव) उत्पन्न करती है।
– इस विद्युत क्षेत्र के प्रभाव में अल्पसंख्यक वाहकों का गति करना अपवाह (**drift**) कहलाता है।
– साम्यावस्था में विसरण धारा और अपवाह धारा का मान परिमाण में बराबर और विपरीत हो जाता है, जिससे स्थिर **अवक्षय परत** का निर्माण होता है।
Explanation: During p-n junction formation, two simultaneous processes occur:
– **Diffusion:** Majority carriers cross the junction due to concentration gradient.
– **Drift:** An electric barrier field is built by immobile ions, which causes minority carriers to drift across the junction.
– In equilibrium, diffusion current equals drift current, establishing a stable, charge-carrier-free region called the **depletion layer**.
– **Diffusion:** Majority carriers cross the junction due to concentration gradient.
– **Drift:** An electric barrier field is built by immobile ions, which causes minority carriers to drift across the junction.
– In equilibrium, diffusion current equals drift current, establishing a stable, charge-carrier-free region called the **depletion layer**.
प्रश्न 6. जब एक p-n संधि डायोड को **अग्र अभिनति (forward bias)** दी जाती है, तो उसकी अवक्षय परत की चौड़ाई और प्राचीर विभव (barrier potential) पर क्या प्रभाव पड़ता है?
Q6. When a p-n junction diode is **forward biased**, the width of its depletion layer and the barrier potential will:
सही उत्तर: B) दोनों घटेंगे (Both decrease)
Correct Answer: B) Both decrease
स्पष्टीकरण: अग्र अभिनति (forward bias) में बाहरी बैटरी का धनात्मक सिरा p-क्षेत्र से और ऋणात्मक सिरा n-क्षेत्र से जोड़ा जाता है।
– बाहरी विद्युत क्षेत्र की दिशा आंतरिक प्राचीर विद्युत क्षेत्र के विपरीत होती है।
– इसके कारण संधि पर प्रभावी विभव बाधा (barrier potential) घट जाती है।
– विभव बाधा घटने से आवेश वाहक संधि की ओर धकेले जाते हैं, जिससे **अवक्षय परत की चौड़ाई घट जाती है** और डायोड आसानी से धारा प्रवाहित करता है।
– बाहरी विद्युत क्षेत्र की दिशा आंतरिक प्राचीर विद्युत क्षेत्र के विपरीत होती है।
– इसके कारण संधि पर प्रभावी विभव बाधा (barrier potential) घट जाती है।
– विभव बाधा घटने से आवेश वाहक संधि की ओर धकेले जाते हैं, जिससे **अवक्षय परत की चौड़ाई घट जाती है** और डायोड आसानी से धारा प्रवाहित करता है।
Explanation: In forward biasing, the external electric field opposes the built-in barrier electric field of the p-n junction.
– This lowers the net effective barrier potential.
– As a result, majority carriers are pushed towards the junction, which **decreases the width of the depletion layer**, allowing large current flow.
– This lowers the net effective barrier potential.
– As a result, majority carriers are pushed towards the junction, which **decreases the width of the depletion layer**, allowing large current flow.
प्रश्न 7. एक पूर्ण-तरंग दिष्टकारी (full-wave rectifier) को 50 Hz आवृत्ति की AC मुख्य लाइन से जोड़ा गया है। इसके निर्गत स्पंदन (output ripple) की आवृत्ति क्या होगी?
Q7. A full-wave rectifier is connected to a 50 Hz AC main power line. The fundamental ripple frequency of the rectified output is:
सही उत्तर: C) 100 Hz
Correct Answer: C) 100 Hz
स्पष्टीकरण: पूर्ण-तरंग दिष्टकारी (full-wave rectifier) इनपुट AC चक्र के दोनों अर्धभागों (धनात्मक और ऋणात्मक) को एक ही दिशा में दिष्टीकृत करता है।
– अतः प्रत्येक एक इनपुट चक्र के दौरान निर्गत (output) में दो स्पंदन (pulses) प्राप्त होते हैं।
– निर्गत आवृत्ति का सूत्र: f_out = 2 × f_in = 2 × 50 Hz = 100 Hz।
– (यदि यह अर्ध-तरंग दिष्टकारी/half-wave होता, तो केवल एक अर्धभाग दिष्टीकृत होने के कारण आवृत्ति 50 Hz ही रहती)।
– अतः प्रत्येक एक इनपुट चक्र के दौरान निर्गत (output) में दो स्पंदन (pulses) प्राप्त होते हैं।
– निर्गत आवृत्ति का सूत्र: f_out = 2 × f_in = 2 × 50 Hz = 100 Hz।
– (यदि यह अर्ध-तरंग दिष्टकारी/half-wave होता, तो केवल एक अर्धभाग दिष्टीकृत होने के कारण आवृत्ति 50 Hz ही रहती)।
Explanation: A full-wave rectifier rectifies both half-cycles of the AC input in the same direction.
– For every single complete cycle of input, the output contains two rectified pulses.
– Therefore, output ripple frequency: f_out = 2 × f_in = 2 × 50 Hz = 100 Hz.
– For every single complete cycle of input, the output contains two rectified pulses.
– Therefore, output ripple frequency: f_out = 2 × f_in = 2 × 50 Hz = 100 Hz.
प्रश्न 8. एक **जेनर डायोड (Zener Diode)** का मुख्य रूप से किस रूप में उपयोग किया जाता है?
Q8. A Zener diode is designed to operate primarily as a:
सही उत्तर: C) वोल्टता नियामक (Voltage regulator)
Correct Answer: C) Voltage regulator
स्पष्टीकरण: जेनर डायोड एक अत्यधिक अपमिश्रित (heavily doped) p-n संधि डायोड है, जो बिना नष्ट हुए पश्च ब्रेकडाउन क्षेत्र (reverse breakdown region) में सुरक्षित रूप से कार्य कर सकता है।
– ब्रेकडाउन क्षेत्र में, जेनर के सिरों पर वोल्टता स्थिर बनी रहती है चाहे परिपथ की धारा में कितना भी परिवर्तन हो जाए।
– इसी अद्वितीय विशेषता के कारण इसका उपयोग **डीसी वोल्टता नियामक (voltage regulator)** के रूप में किया जाता है।
– ब्रेकडाउन क्षेत्र में, जेनर के सिरों पर वोल्टता स्थिर बनी रहती है चाहे परिपथ की धारा में कितना भी परिवर्तन हो जाए।
– इसी अद्वितीय विशेषता के कारण इसका उपयोग **डीसी वोल्टता नियामक (voltage regulator)** के रूप में किया जाता है।
Explanation: A Zener diode is a heavily doped p-n junction designed to operate in the reverse breakdown region without damage.
– In the breakdown region, the voltage across the Zener diode remains constant over a wide range of reverse currents.
– Thus, it is extensively used as a shunt **DC voltage regulator**.
– In the breakdown region, the voltage across the Zener diode remains constant over a wide range of reverse currents.
– Thus, it is extensively used as a shunt **DC voltage regulator**.
प्रश्न 9. प्रकाश संवेदी **फोटोडायोड (Photodiode)** को हमेशा किस अभिनति (biasing) के तहत संचालित किया जाता है?
Q9. A photosensitive semiconductor **photodiode** is always operated under:
सही उत्तर: B) पश्च अभिनति (Reverse bias)
Correct Answer: B) Reverse bias
स्पष्टीकरण: फोटोडायोड का उपयोग प्रकाश संकेतों को मापने या डिटेक्ट करने के लिए किया जाता है।
– इसे हमेशा **पश्च अभिनति (reverse bias)** में रखा जाता है।
– अंधकार में इसमें केवल बहुत सूक्ष्म अल्पसंख्यक संतृप्ति धारा (dark current) बहती है।
– जब संधि पर प्रकाश गिरता है, तो अतिरिक्त इलेक्ट्रॉन-कोटर जोड़े बनते हैं, जिससे पश्च धारा में उल्लेखनीय आनुपातिक परिवर्तन होता है, जिसे आसानी से मापा जा सकता है। (अग्र अभिनति में बहुसंख्यक वाहकों की तीव्र धारा के कारण प्रकाश जनित परिवर्तन का पता लगाना कठिन होता)।
– इसे हमेशा **पश्च अभिनति (reverse bias)** में रखा जाता है।
– अंधकार में इसमें केवल बहुत सूक्ष्म अल्पसंख्यक संतृप्ति धारा (dark current) बहती है।
– जब संधि पर प्रकाश गिरता है, तो अतिरिक्त इलेक्ट्रॉन-कोटर जोड़े बनते हैं, जिससे पश्च धारा में उल्लेखनीय आनुपातिक परिवर्तन होता है, जिसे आसानी से मापा जा सकता है। (अग्र अभिनति में बहुसंख्यक वाहकों की तीव्र धारा के कारण प्रकाश जनित परिवर्तन का पता लगाना कठिन होता)।
Explanation: Photodiodes are used to detect optical signals and are operated under **reverse bias**.
– In reverse bias, the dark saturation current is very small.
– When light strikes the depletion region, electron-hole pairs are created, producing a significant fractional change in the reverse current, which can be easily detected.
– In reverse bias, the dark saturation current is very small.
– When light strikes the depletion region, electron-hole pairs are created, producing a significant fractional change in the reverse current, which can be easily detected.
प्रश्न 10. एक प्रकाश उत्सर्जक डायोड (LED) से दृश्य प्रकाश (visible light) के उत्सर्जन के लिए प्रयुक्त अर्धचालक का वर्जित ऊर्जा अंतराल (E_g) लगभग किस सीमा में होना चाहिए?
Q10. For a Light Emitting Diode (LED) to emit visible light, the bandgap energy (E_g) of the semiconductor material must be in the range of:
सही उत्तर: B) 1.8 eV से 3.0 eV के बीच
Correct Answer: B) Between 1.8 eV and 3.0 eV
स्पष्टीकरण: दृश्य प्रकाश स्पेक्ट्रम की तरंगदैर्घ्य सीमा लगभग 400 nm (बैंगनी, ~3 eV) से 700 nm (लाल, ~1.8 eV) होती है।
– LED में जब इलेक्ट्रॉन-कोटर आपस में पुनर्संयोजित होते हैं, तो वे अंतराल के बराबर ऊर्जा का फोटॉन उत्सर्जित करते हैं (E_g = hc/λ)।
– अतः उत्सर्जित प्रकाश के दृश्यमान होने के लिए गैलियम-आर्सेनाइड-फॉस्फाइड (GaAsP) जैसे यौगिक अर्धचालकों का उपयोग किया जाता है जिनका ऊर्जा अंतराल **1.8 eV से 3 eV** के बीच होता है।
– LED में जब इलेक्ट्रॉन-कोटर आपस में पुनर्संयोजित होते हैं, तो वे अंतराल के बराबर ऊर्जा का फोटॉन उत्सर्जित करते हैं (E_g = hc/λ)।
– अतः उत्सर्जित प्रकाश के दृश्यमान होने के लिए गैलियम-आर्सेनाइड-फॉस्फाइड (GaAsP) जैसे यौगिक अर्धचालकों का उपयोग किया जाता है जिनका ऊर्जा अंतराल **1.8 eV से 3 eV** के बीच होता है।
Explanation: The photon energy emitted by recombination in an LED is E = E_g = hc/λ.
– The visible light spectrum ranges in energy from approximately 1.8 eV (red, 700 nm) to 3 eV (violet, 400 nm).
– Therefore, the semiconductor used for visible LEDs must have a bandgap within **1.8 eV to 3.0 eV** (e.g. GaAsP).
– The visible light spectrum ranges in energy from approximately 1.8 eV (red, 700 nm) to 3 eV (violet, 400 nm).
– Therefore, the semiconductor used for visible LEDs must have a bandgap within **1.8 eV to 3.0 eV** (e.g. GaAsP).
प्रश्न 11. निम्नलिखित लॉजिक गेटों में से किन गेटों को **सार्वत्रिक लॉजिक गेट (Universal Logic Gates)** कहा जाता है? (क्योंकि इनके उपयोग से किसी भी अन्य मूल गेट का निर्माण किया जा सकता है)
Q11. Which of the following pairs of logic gates are called **Universal Logic Gates**? (Since any other logic gate can be constructed using them)
सही उत्तर: B) NAND और NOR गेट
Correct Answer: B) NAND and NOR gates
स्पष्टीकरण: मूल लॉजिक गेट AND, OR और NOT हैं।
– **NAND** (NOT-AND) और **NOR** (NOT-OR) गेटों को **सार्वत्रिक गेट (Universal Gates)** कहा जाता है क्योंकि केवल इनके विभिन्न संयोजनों द्वारा तीनों मूल गेटों (AND, OR, NOT) का निर्माण बहुत आसानी से किया जा सकता है।
– **NAND** (NOT-AND) और **NOR** (NOT-OR) गेटों को **सार्वत्रिक गेट (Universal Gates)** कहा जाता है क्योंकि केवल इनके विभिन्न संयोजनों द्वारा तीनों मूल गेटों (AND, OR, NOT) का निर्माण बहुत आसानी से किया जा सकता है।
Explanation: The basic logic gates are AND, OR, and NOT.
– **NAND** and **NOR** gates are referred to as **universal gates** because repeated combinations of either of them can be used to synthesize any of the basic Boolean operations.
– **NAND** and **NOR** gates are referred to as **universal gates** because repeated combinations of either of them can be used to synthesize any of the basic Boolean operations.
प्रश्न 12. दो इनपुट A और B वाले एक **NOR गेट** का बूलियन व्यंजक (Boolean expression) क्या होगा?
Q12. The Boolean expression for a two-input (A and B) **NOR gate** is:
सही उत्तर: B) Y = A + B
Correct Answer: B) Y = A + B
स्पष्टीकरण: बूलियन बीजगणित के अनुसार:
– OR गेट का बूलियन व्यंजक: Y = A + B
– NOR गेट (OR के बाद NOT) का बूलियन व्यंजक: Y = A + B (यानी OR के परिणाम का व्युत्क्रमण/inverse)।
– OR गेट का बूलियन व्यंजक: Y = A + B
– NOR गेट (OR के बाद NOT) का बूलियन व्यंजक: Y = A + B (यानी OR के परिणाम का व्युत्क्रमण/inverse)।
Explanation: In Boolean algebra:
– The OR operation is represented by addition: Y = A + B.
– The NOR operation is the negation of the OR operation, represented by an overbar: Y = A + B.
– The OR operation is represented by addition: Y = A + B.
– The NOR operation is the negation of the OR operation, represented by an overbar: Y = A + B.
प्रश्न 13. यदि एक **NAND गेट** के दोनों इनपुटों का मान उच्च (A = 1, B = 1) हो, तो उसका निर्गत मान (Output, Y) क्या होगा?
Q13. If both inputs of a **NAND gate** are high (A = 1, B = 1), the output (Y) of the gate is:
सही उत्तर: B) 0 (निम्न)
Correct Answer: B) 0 (low)
स्पष्टीकरण: NAND गेट का बूलियन व्यंजक: Y = A · B
– मान रखने पर: Y = 1 · 1
– हम जानते हैं कि 1 · 1 = 1 होता है।
– Y = 1 = 0।
अतः निर्गत मान **0 (निम्न)** होगा।
– मान रखने पर: Y = 1 · 1
– हम जानते हैं कि 1 · 1 = 1 होता है।
– Y = 1 = 0।
अतः निर्गत मान **0 (निम्न)** होगा।
Explanation: The Boolean expression for a NAND operation is: Y = A · B.
– Substituting the inputs: Y = 1 · 1.
– Since 1 · 1 = 1:
– Y = 1 = 0 (low output).
– Substituting the inputs: Y = 1 · 1.
– Since 1 · 1 = 1:
– Y = 1 = 0 (low output).
प्रश्न 14. एक p-प्रकार (p-type) के बाह्य अर्धचालक में विद्युत उदासीनता (charge neutrality) के बारे में क्या सत्य है?
Q14. Which of the following is true regarding the net charge of a p-type semiconductor?
सही उत्तर: B) यह विद्युत रूप से उदासीन (electrically neutral) होता है
Correct Answer: B) It is electrically neutral
स्पष्टीकरण: यह एक बहुत ही महत्वपूर्ण वैचारिक भ्रम है।
– यद्यपि p-प्रकार के अर्धचालक में कोटर (holes – धनावेश के समतुल्य) बहुसंख्यक वाहक होते हैं, परंतु संपूर्ण क्रिस्टल पूर्णतः **विद्युत उदासीन (electrically neutral)** होता है।
– क्योंकि डोपिंग में मिलाए गए अशुद्धि परमाणु (जैसे बोरॉन) स्वयं पूर्णतः उदासीन होते हैं और सिलिकॉन के परमाणु भी उदासीन होते हैं। क्रिस्टल में कोई अतिरिक्त आवेश बाहर से नहीं डाला जाता।
– यद्यपि p-प्रकार के अर्धचालक में कोटर (holes – धनावेश के समतुल्य) बहुसंख्यक वाहक होते हैं, परंतु संपूर्ण क्रिस्टल पूर्णतः **विद्युत उदासीन (electrically neutral)** होता है।
– क्योंकि डोपिंग में मिलाए गए अशुद्धि परमाणु (जैसे बोरॉन) स्वयं पूर्णतः उदासीन होते हैं और सिलिकॉन के परमाणु भी उदासीन होते हैं। क्रिस्टल में कोई अतिरिक्त आवेश बाहर से नहीं डाला जाता।
Explanation: This is a common misconception. Although holes (which act as positive charge entities) are the majority charge carriers in a p-type semiconductor, the material as a whole is **electrically neutral**.
– The dopant atoms (such as boron) and the silicon atoms are both neutral before and after combination. No net charge is added to or removed from the crystal during doping.
– The dopant atoms (such as boron) and the silicon atoms are both neutral before and after combination. No net charge is added to or removed from the crystal during doping.
प्रश्न 15. बिना किसी बाह्य बैटरी के एक साधारण p-n संधि डायोड (unbiased junction) में साम्यावस्था में नेट विद्युत धारा का मान कितना होता है?
Q15. In an unbiased p-n junction under steady-state equilibrium, the net current is:
सही उत्तर: B) शून्य (Zero)
Correct Answer: B) Zero
स्पष्टीकरण: साम्यावस्था में, सांद्रता प्रवणता के कारण होने वाली बहुसंख्यक वाहकों की विसरण धारा (diffusion current) और प्राचीर विद्युत क्षेत्र के कारण होने वाली अल्पसंख्यक वाहकों की अपवाह धारा (drift current) परिमाण में बिल्कुल बराबर और दिशा में विपरीत हो जाती हैं:
– I_diffusion = I_drift
– अतः, नेट विद्युत धारा I_net = I_diffusion – I_drift = 0 होती है।
– I_diffusion = I_drift
– अतः, नेट विद्युत धारा I_net = I_diffusion – I_drift = 0 होती है।
Explanation: In steady-state equilibrium without any external voltage (unbiased), the majority carrier diffusion current is exactly balanced and canceled out by the minority carrier drift current flowing in the opposite direction:
– I_diffusion = I_drift ⇒ I_net = 0.
– I_diffusion = I_drift ⇒ I_net = 0.
प्रश्न 16. एक p-n संधि डायोड को **पश्च अभिनति (reverse bias)** देने पर उसमें बहने वाली बहुत अल्प संतृप्त धारा (saturation current) का मुख्य कारण क्या है?
Q16. The extremely small reverse saturation current in a reverse-biased p-n junction diode is due to the flow of:
सही उत्तर: B) अल्पसंख्यक आवेश वाहकों (minority carriers) के कारण
Correct Answer: B) Minority charge carriers
स्पष्टीकरण: पश्च अभिनति में, बाहरी विद्युत क्षेत्र की दिशा संधि प्राचीर क्षेत्र के अनुकूल होती है, जिससे बहुसंख्यक वाहकों का प्रवाह बंद हो जाता है।
– लेकिन यह क्षेत्र अल्पसंख्यक वाहकों (p-क्षेत्र में इलेक्ट्रॉन और n-क्षेत्र में कोटर) को संधि पार करने में मदद करता है।
– चूंकि अल्पसंख्यक वाहकों की संख्या बहुत कम होती है, इसलिए बहुत अल्प धारा (माइक्रोएम्पियर या नैनोएम्पियर में) बहती है जिसे पश्च संतृप्ति धारा कहते हैं।
– लेकिन यह क्षेत्र अल्पसंख्यक वाहकों (p-क्षेत्र में इलेक्ट्रॉन और n-क्षेत्र में कोटर) को संधि पार करने में मदद करता है।
– चूंकि अल्पसंख्यक वाहकों की संख्या बहुत कम होती है, इसलिए बहुत अल्प धारा (माइक्रोएम्पियर या नैनोएम्पियर में) बहती है जिसे पश्च संतृप्ति धारा कहते हैं।
Explanation: In reverse bias, the high electric field across the depletion layer blocks majority carriers.
– However, this field easily sweeps **minority charge carriers** (electrons in p-type, holes in n-type) across the junction.
– Because their concentration is very low, the resulting current (reverse saturation current) is extremely small (in microamperes or nanoamperes).
– However, this field easily sweeps **minority charge carriers** (electrons in p-type, holes in n-type) across the junction.
– Because their concentration is very low, the resulting current (reverse saturation current) is extremely small (in microamperes or nanoamperes).
प्रश्न 17. जेनर भंजन (Zener breakdown) परिघटना केवल उन p-n संधियों में देखी जाती है जो:
Q17. Zener breakdown occurs in a p-n junction diode which is:
सही उत्तर: B) अत्यधिक अपमिश्रित (heavily doped) होती हैं
Correct Answer: B) Heavily doped
स्पष्टीकरण: जेनर भंजन (Zener breakdown) अत्यधिक अपमिश्रित (heavily doped) संधि में होता है।
– भारी डोपिंग के कारण अवक्षय परत की चौड़ाई बहुत पतली (लगभग 10⁻⁶ m) हो जाती है।
– इसके कारण बहुत कम पश्च वोल्टेज (जैसे 5 V) लगाने पर भी संधि पर बहुत तीव्र विद्युत क्षेत्र (E = V/d ≈ 10⁶ V/m) उत्पन्न हो जाता है।
– यह तीव्र क्षेत्र सहसंयोजक बंधों से इलेक्ट्रॉनों को खींचकर मुक्त कर देता है, जिससे अचानक धारा बढ़ जाती है। (कम अपमिश्रित संधियों में हिमस्खलन/Avalanche भंजन होता है)।
– भारी डोपिंग के कारण अवक्षय परत की चौड़ाई बहुत पतली (लगभग 10⁻⁶ m) हो जाती है।
– इसके कारण बहुत कम पश्च वोल्टेज (जैसे 5 V) लगाने पर भी संधि पर बहुत तीव्र विद्युत क्षेत्र (E = V/d ≈ 10⁶ V/m) उत्पन्न हो जाता है।
– यह तीव्र क्षेत्र सहसंयोजक बंधों से इलेक्ट्रॉनों को खींचकर मुक्त कर देता है, जिससे अचानक धारा बढ़ जाती है। (कम अपमिश्रित संधियों में हिमस्खलन/Avalanche भंजन होता है)।
Explanation: Zener breakdown is characteristic of **heavily doped** junctions.
– Heavy doping results in an extremely narrow depletion layer width (d ≈ 10⁻⁶ m).
– Consequently, even a low reverse voltage produces a very high electric field (E = V/d ≈ 10⁶ V/m), which is strong enough to pull electrons directly from their valence bands (field ionization).
– Heavy doping results in an extremely narrow depletion layer width (d ≈ 10⁻⁶ m).
– Consequently, even a low reverse voltage produces a very high electric field (E = V/d ≈ 10⁶ V/m), which is strong enough to pull electrons directly from their valence bands (field ionization).
प्रश्न 18. यदि एक **NAND गेट** के दोनों इनपुट सिरों को आपस में जोड़ दिया जाए (inputs are tied together), तो यह संयोजन किस मूल गेट की तरह व्यवहार करेगा?
Q18. If both inputs of a **NAND gate** are tied together (short-circuited), the resulting single-input combination behaves as a:
सही उत्तर: C) NOT गेट
Correct Answer: C) NOT gate
स्पष्टीकरण: जब NAND गेट के दोनों इनपुट जोड़ दिए जाते हैं, तो दोनों पर समान इनपुट A पहुँचता है:
– बूलियन व्यंजक: Y = A · A
– चूंकि बूलियन नियम से A · A = A होता है:
– Y = A
यह **NOT गेट** (इन्वर्टर) के कार्य को निरूपित करता है।
– बूलियन व्यंजक: Y = A · A
– चूंकि बूलियन नियम से A · A = A होता है:
– Y = A
यह **NOT गेट** (इन्वर्टर) के कार्य को निरूपित करता है।
Explanation: When inputs of a NAND gate are shorted together, the same input A is applied to both terminals:
– Y = A · A.
– Since A · A = A in Boolean algebra:
– Y = A.
This is the exact function of a **NOT gate**.
– Y = A · A.
– Since A · A = A in Boolean algebra:
– Y = A.
This is the exact function of a **NOT gate**.
प्रश्न 19. डी मॉर्गन के प्रमेय (De Morgan’s Theorem) के अनुसार, बूलियन व्यंजक Y = A + B निम्नलिखित में से किस गेट के तुल्य है?
Q19. According to De Morgan’s Theorem, the Boolean expression Y = A + B is equivalent to:
सही उत्तर: B) AND गेट
Correct Answer: B) AND gate
स्पष्टीकरण: डी मॉर्गन के प्रथम नियम के अनुसार: X + Y = X · Y
– यहाँ X = A और Y = B रखने पर:
– Y = A + B = A · B
– दो बार व्युत्क्रमण होने पर मूल मान प्राप्त होता है (A = A):
– Y = A · B जो कि **AND गेट** को प्रदर्शित करता है।
– यहाँ X = A और Y = B रखने पर:
– Y = A + B = A · B
– दो बार व्युत्क्रमण होने पर मूल मान प्राप्त होता है (A = A):
– Y = A · B जो कि **AND गेट** को प्रदर्शित करता है।
Explanation: Applying De Morgan’s Theorem: X + Y = X · Y.
– Substituting X = A and Y = B:
– Y = A · B = A · B.
– This is the expression for an **AND gate**.
– Substituting X = A and Y = B:
– Y = A · B = A · B.
– This is the expression for an **AND gate**.
प्रश्न 20. कार्बन (C), सिलिकॉन (Si) और जर्मेनियम (Ge) तीनों की क्रिस्टल संरचना समान होती है। इनके वर्जित ऊर्जा अंतरालों का सही क्रम क्या होगा?
Q20. Carbon (C), Silicon (Si) and Germanium (Ge) have the same lattice structure. The correct relationship between their bandgap energies is:
सही उत्तर: B) E_g(C) > E_g(Si) > E_g(Ge)
Correct Answer: B) E_g(C) > E_g(Si) > E_g(Ge)
स्पष्टीकरण: आवर्त सारणी के IV-A वर्ग में ऊपर से नीचे जाने पर परमाणु का आकार बढ़ता है, जिससे संयोजी इलेक्ट्रॉनों पर नाभिक का नियंत्रण थोड़ा कमजोर होता है और वर्जित ऊर्जा अंतराल घटता जाता है:
– कार्बन (हीरा/diamond) का वर्जित ऊर्जा अंतराल बहुत अधिक होता है: E_g ≈ 5.4 eV (कुचालक)।
– सिलिकॉन का ऊर्जा अंतराल: E_g ≈ 1.1 eV (अर्धचालक)।
– जर्मेनियम का ऊर्जा अंतराल: E_g ≈ 0.7 eV (अर्धचालक)।
अतः सही क्रम: **E_g(C) > E_g(Si) > E_g(Ge)**।
– कार्बन (हीरा/diamond) का वर्जित ऊर्जा अंतराल बहुत अधिक होता है: E_g ≈ 5.4 eV (कुचालक)।
– सिलिकॉन का ऊर्जा अंतराल: E_g ≈ 1.1 eV (अर्धचालक)।
– जर्मेनियम का ऊर्जा अंतराल: E_g ≈ 0.7 eV (अर्धचालक)।
अतः सही क्रम: **E_g(C) > E_g(Si) > E_g(Ge)**।
Explanation: Moving down Group 14 in the periodic table, the atomic size increases, which weakens the nuclear hold on valence electrons and decreases the forbidden bandgap energy:
– For Carbon (diamond): E_g ≈ 5.4 eV (insulator).
– For Silicon: E_g ≈ 1.1 eV (semiconductor).
– For Germanium: E_g ≈ 0.7 eV (semiconductor).
– Correct order: **E_g(C) > E_g(Si) > E_g(Ge)**.
– For Carbon (diamond): E_g ≈ 5.4 eV (insulator).
– For Silicon: E_g ≈ 1.1 eV (semiconductor).
– For Germanium: E_g ≈ 0.7 eV (semiconductor).
– Correct order: **E_g(C) > E_g(Si) > E_g(Ge)**.
प्रश्न 21. एक **सौर सेल (Solar Cell)** के संचालन के लिए आवश्यक बाह्य अभिनति (external biasing) वोल्टता का मान कितना होना चाहिए?
Q21. The external biasing voltage required to operate a **Solar Cell** is:
सही उत्तर: C) शून्य (किसी बाह्य अभिनति की आवश्यकता नहीं होती) (No bias)
Correct Answer: C) Zero (no external biasing is required)
स्पष्टीकरण: सौर सेल (Solar Cell) एक p-n संधि युक्ति है जो फोटो-वोल्टाइक प्रभाव के सिद्धांत पर बिना किसी बाहरी बैटरी (biasing) के कार्य करती है।
– जब इस पर सूर्य का प्रकाश गिरता है, तो संधि के निकट इलेक्ट्रॉन-कोटर जोड़े बनते हैं।
– आंतरिक प्राचीर विद्युत क्षेत्र के कारण ये अलग हो जाते हैं और स्वयं का विद्युत वाहक बल (EMF) उत्पन्न करते हैं। अतः इसे **किसी बाह्य अभिनति की आवश्यकता नहीं होती**।
– जब इस पर सूर्य का प्रकाश गिरता है, तो संधि के निकट इलेक्ट्रॉन-कोटर जोड़े बनते हैं।
– आंतरिक प्राचीर विद्युत क्षेत्र के कारण ये अलग हो जाते हैं और स्वयं का विद्युत वाहक बल (EMF) उत्पन्न करते हैं। अतः इसे **किसी बाह्य अभिनति की आवश्यकता नहीं होती**।
Explanation: A solar cell is a p-n junction device that converts solar energy into electrical energy using the photovoltaic effect. It operates under **no external bias**. When sunlight falls on it, it generates its own EMF across the terminals.
प्रश्न 22. किसी अर्धचालक की **विद्युत चालकता (Electrical conductivity, σ)** का सही सूत्र क्या है?
Q22. The electrical conductivity (σ) of a semiconductor is given by the expression:
सही उत्तर: A) σ = e (n_e μ_e + n_h μ_h)
Correct Answer: A) σ = e (n_e μ_e + n_h μ_h)
स्पष्टीकरण: अर्धचालकों में विद्युत धारा का प्रवाह इलेक्ट्रॉनों और कोटरों (holes) दोनों के कारण होता है।
– कुल चालकता दोनों घटकों के योग के बराबर होती है: σ = σ_e + σ_h
– चूंकि चालकता का सामान्य सूत्र σ = n e μ होता है:
– σ = n_e e μ_e + n_h e μ_h = e (n_e μ_e + n_h μ_h)।
– कुल चालकता दोनों घटकों के योग के बराबर होती है: σ = σ_e + σ_h
– चूंकि चालकता का सामान्य सूत्र σ = n e μ होता है:
– σ = n_e e μ_e + n_h e μ_h = e (n_e μ_e + n_h μ_h)।
Explanation: In semiconductors, electrical conduction is due to both electrons and holes:
– Total conductivity is: σ = σ_e + σ_h.
– Substituting the relations σ_e = n_e e μ_e and σ_h = n_h e μ_h gives:
– σ = e (n_e μ_e + n_h μ_h).
– Total conductivity is: σ = σ_e + σ_h.
– Substituting the relations σ_e = n_e e μ_e and σ_h = n_h e μ_h gives:
– σ = e (n_e μ_e + n_h μ_h).
प्रश्न 23. सिलिकॉन (Si) के p-n संधि डायोड के लिए **प्राचीर विभव (Barrier potential / knee voltage)** का मान लगभग कितना होता है?
Q23. The built-in barrier potential (or knee voltage) of a Silicon p-n junction diode is approximately:
सही उत्तर: B) 0.7 V
Correct Answer: B) 0.7 V
स्पष्टीकरण:
– **सिलिकॉन (Si) डायोड** के लिए प्राचीर विभव लगभग **0.7 V** होता है। (अर्थात अग्र अभिनति में जब बाहरी वोल्टेज 0.7 V से अधिक होगा, तभी धारा तेजी से बढ़ेगी)।
– **जर्मेनियम (Ge) डायोड** के लिए यह मान लगभग **0.3 V** होता है।
– **सिलिकॉन (Si) डायोड** के लिए प्राचीर विभव लगभग **0.7 V** होता है। (अर्थात अग्र अभिनति में जब बाहरी वोल्टेज 0.7 V से अधिक होगा, तभी धारा तेजी से बढ़ेगी)।
– **जर्मेनियम (Ge) डायोड** के लिए यह मान लगभग **0.3 V** होता है।
Explanation:
– For a **Silicon (Si)** p-n junction, the barrier potential is approximately **0.7 V**.
– For a **Germanium (Ge)** p-n junction, the barrier potential is approximately **0.3 V**.
– For a **Silicon (Si)** p-n junction, the barrier potential is approximately **0.7 V**.
– For a **Germanium (Ge)** p-n junction, the barrier potential is approximately **0.3 V**.
प्रश्न 24. एक **NOR गेट** के निर्गत (output) को एक **NOT गेट** से जोड़ा गया है। यह पूरा संयोजन किस मूल गेट की तरह व्यवहार करेगा?
Q24. A NOR gate is followed by a NOT gate. This logic combination behaves as an:
सही उत्तर: B) OR गेट
Correct Answer: B) OR gate
स्पष्टीकरण:
– NOR गेट का आउटपुट: Y₁ = A + B
– इसके बाद NOT गेट लगाने पर: Y_final = Y₁ = A + B
– हम जानते हैं कि दोहरा इन्वर्जन मूल मान देता है: Y_final = A + B
अतः यह संयोजन एक **OR गेट** की तरह कार्य करेगा।
– NOR गेट का आउटपुट: Y₁ = A + B
– इसके बाद NOT गेट लगाने पर: Y_final = Y₁ = A + B
– हम जानते हैं कि दोहरा इन्वर्जन मूल मान देता है: Y_final = A + B
अतः यह संयोजन एक **OR गेट** की तरह कार्य करेगा।
Explanation:
– Output of the NOR gate: Y₁ = A + B.
– Output of the subsequent NOT gate: Y_final = Y₁ = A + B = A + B.
– This matches the Boolean expression of an **OR gate**.
– Output of the NOR gate: Y₁ = A + B.
– Output of the subsequent NOT gate: Y_final = Y₁ = A + B = A + B.
– This matches the Boolean expression of an **OR gate**.
प्रश्न 25. तापमान बढ़ने पर किसी अर्धचालक की नैज आवेश सांद्रता (intrinsic carrier concentration, n_i) पर क्या प्रभाव पड़ता है?
Q25. With the increase of temperature, the intrinsic carrier concentration (n_i) of a semiconductor:
सही उत्तर: A) चरघातांकी रूप से बढ़ती है (increases exponentially)
Correct Answer: A) Increases exponentially
स्पष्टीकरण: अर्धचालकों में तापमान बढ़ने पर थर्मल ऊर्जा के कारण सहसंयोजक बंध (covalent bonds) टूटने की दर बढ़ती है।
– नैज आवेश वाहक सांद्रता का तापमान के साथ संबंध: n_i ∝ T³/² e^(−E_g / 2k_B T)
– अतः तापमान बढ़ने पर नैज सांद्रता (इलेक्ट्रॉन और कोटर दोनों की संख्या) **चरघातांकी रूप से (exponentially) बढ़ती है**।
– नैज आवेश वाहक सांद्रता का तापमान के साथ संबंध: n_i ∝ T³/² e^(−E_g / 2k_B T)
– अतः तापमान बढ़ने पर नैज सांद्रता (इलेक्ट्रॉन और कोटर दोनों की संख्या) **चरघातांकी रूप से (exponentially) बढ़ती है**।
Explanation: At higher temperatures, thermal energy breaks more covalent bonds, exciting electrons from the valence band to the conduction band.
– The intrinsic concentration varies as: n_i ∝ T³/² e^(−E_g / 2k_B T).
– Therefore, n_i **increases exponentially** with an increase in temperature.
– The intrinsic concentration varies as: n_i ∝ T³/² e^(−E_g / 2k_B T).
– Therefore, n_i **increases exponentially** with an increase in temperature.